# ⑫ 公 開 特 許 公 報 (A)

昭61-208843

@Int\_Cl.4

識別記号

庁内整理番号

△公開 昭和61年(1986)9月17日

H 01 L 21/76

M - 7131 - 5F

審査請求 未請求 発明の数 1 (全3頁)

9発明の名称

半導体集積回路装置の製造方法

②特 頭 昭60-50910

**20出 願昭60(1985)3月14日** 

⑫発 明 者

岡 村

健 司

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

20代 理 人 弁理士 内 原 晋

明細書

1. 発明の名称

半導体集積回路装置の製造方法

### 2. 特許請求の範囲

半導体基板表面から内部に向って海を形成する 工程と、前記簿を含む半導体基板表面に化学気相 成長法による第1のシリコン酸化膜を堆積し少な くとも前記解部を充填する工程と、前記簿部と充填する工程と、前記簿部と大力を る工程と、シリコン化合物を主成分とする路 透布し熱処理を行なって第2のシリコン酸化 形成する工程と、前記簿部以外の前記第2のション でが成する工程と、前記簿部以外の前記第2のション は、シリコン化合物を主成分とする路 である工程と、前記簿部以外の前記第2の前記 コン酸化膜をエッチング除去することにより前記 は、シリコンとなることにより コン酸化膜をエッチングを コン酸化膜をエッチングを コン酸化膜を充填する工程とを含むこと特徴と する半導体集積回路装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半海体集積回路装置の製造方法に関し、 特に溝を用いた業子分離構造を有する半導体集積 回路装置の製造方法に関する。

〔従来の技術〕

半導体集積回路装置の高条積化においては、素子間分離領域の幅を狭く形成することが必要であり、また素子の微細化において問題となる狭チャネル効果を抑制することが重要である。上記の問題を解決し得る方法として、半導体基板表面から内部に向って鬱部を形成し、前配滞部を絶景膜等で充填して素子間分離を行なり、いわゆる薄分離構造が提唱されている。

従来、上記簿分離構造を完成させる方法として、例えば、第2図(a)に示すように、半導体基板21の表面かよび前記基板表面から内部に向って形成された傳配の上に化学気相成長法によってシリコン酸化模22を堆積する。次に第2図(b)に示すように前記シリコン酸化模22をエッチバックして、前記簿部以外の基板表面(架子形成領域)23を 第出させて課分離構造を完成させる方法がある。

## (発明が解決しようとする問題点)

. . . . .

しかしながら、上記従来技術においては、前記シリコン酸化膜22の表面を平担化させるために前記シリコン酸化膜の膜厚は大きくする必要があるため、前記シリコン酸化膜22の堆積に多大な時間を要するという欠点があった。またエックに多大な時間を要するという欠点があった。またエックの時間を要するため、エッチパックするため、エッチパックは北京正にエッチパックされた講部24と過度の対策に変更がある。 記述にエッチパックされた講部24と過度の対策に変更ない。 に適定にエッチパックされた講部25は急峻にエッチパックされた講部25は急峻に立ったが、大澤部25は急峻に対策を対するため、大澤部25は急峻に、管頼性の過速を有するため、大澤の加工を困難にし、半導体集積回路装置の製造歩留りの低下を招くという問題があった。

本発明の目的は、前記従来技術の問題点を解決 するものであり、特に、傳部充填工程において、 工程時間の短縮と、再現性および均一性の向上が 可能な半導体集積回路装置の製造方法を提供する ものである。

成長膜はステップカパレッジが良好なシリコン取化膜を用いるのが好ましい。例えばジクロルシラン(SiH<sub>2</sub> Ce<sub>2</sub>)と亜取化登素(N<sub>2</sub>O)を用いて減圧気相成長法によって形成する。成長膜厚は静部を充填するのに必要な膜厚であり、静部の幅が2μmの場合は、シリコン取化膜を平坦部で2μm成長させる。この場合は薄部は完全に埋まり且つシリコン酸化膜表面はほぼ平担になる。

次に第1図(b)に示すよりに従来知られているドライエッチングまたはウエットエッチングまたはその両方を用いて、前記講部以外の基板袋面(素子形成領域)13が解出されるまで、前記第1のシリコン酸化艇をエッチパックする。前記ニッチパックにおいて、均一性が多少悪くても以後の工程には問題はない。第1図(b)は前記エッチパック量が過圧であった部分、講部15はエッチパック量が過度の部分を示している。

続いて第1図はに示すように、シリコン化合物 を主成分とするシラノール(Si(OH)。)のアル (問題点を解決するための手段)

本発明による半導体集積回路装度の製造方法は以下の工程から構成される。すなわち、半導体基板設面から内部に向って滞を形成する工程、前記 神を含む半導体基板設面に化学気相成長法によって第1のシリコン酸化膜を堆積し少なくとも前記 神部を光換する工程、前記溝部以外の前記第1のシリコン酸化膜を形成する工程、前記溝部以外の前記第2のシリコン酸化膜を形成する工程、前記溝部以外の前記第2のシリコン酸化膜を形成する工程、 サング除去するととにより前記溝部に絶談膜を光 塡する工程とから構成される。

#### 〔吳施例〕

本発明の実施例をMOS型半導体集積回路に適用した場合について第1図(a)~(d)に示した工程順の断面図を参照して以下に詳述する。

まず第1図(3)に示すように、降部の形成された 半導体基板11の上に化学気相成長法により第1 のシリコン酸化膜12を複数する。前記化学気相

コール溶液を、例えば平担部分で1000A程度と なるように、スピンオン塗布して熱処理を行なり。 溶液を用いるので界面設力によって微部の深さに 応じた映厚のシリコン酸化膜が形成される。深い 神部にむいては5000A程度までシリコン酸化度 が形成される。このためエッチパック量が過度で あった溝部150部分は、エッチパック量が過度で であった溝部1459を映厚が厚い第2のシリコン酸化膜16が形成され、また、前記溝部以外の 基板装面(素子形成領域)13上には薄い前配第 2のシリコン酸化膜表面は平担になる。

次に第1図(d)に示すように、前記傳部以外の基板表面(案子形成領域)13が解出されるまで、前記第2のシリコン酸化膜をウエットエッチングによりエッチバックする。前記エッチバックに要する時間は、前記解部以外の基板表面(素子形成領域)13上の薄いシリコン酸化膜を除去するに足る時間であるので短時間であり、且つ、その結果均一性および再現性にも優れ、前記第2のシリ

# 特開昭61-208843 (3)

コン酸化膜16の表面平担性を損なりととが無い。 以下通常の素子形成工程を経て、MOS型半海体 集積回路装置が完成する。なか本発明の実施例に かいて、前配割1のシリコン酸化膜かよび第2の シリコン敏化族は、前記基板表面(素子形成領域) 13が熟出されるまでエッチバックを行なったが、 必要に応じて一部分を残しても良い。また、本発 明では第1及ひ第2のシリコン酸化膜としてドー プされていないシリコン酸化膜を用いたが、リン ヤポロンなどをドープしたシリコン酸化膜を用い ても良い。

## (発明の効果)

以上詳述したよりに本発明は、シリコン化合物を主成分とする溶液の表面張力を利用して平担化を実現するので、化学気相成長法で堆積する第1のシリコン酸化膜は従来法よりもはるかに薄い膜厚で十分であるから、堆積時間並びにエッチパック時間が大幅に短縮できる。

また前記第1のシリコン酸化膜のエッチパック 量が半導体基板面内で不均一であってもその上に 途布する経私の表面張力によって半導体基板表面 は平担化できるので、前工程で過度にエッチパッ クされた需部が急峻な段差を有することもないか ら半導体集状回路装置の製造歩留りが向上し、ま た信頼性が高まる。


以上述べたように本発明によれば、酵分離構造 を従来法に比較してより短時間でしかもより再現 性よく形成できかつまた信頼性の高い半導体集費 回路装置が製造可能となる。


#### 4. 図面の簡単な説明


第1図(a)~(d)は本発明の実施例を示す断面図、 第2図(a)~(b)は従来技術の例を示す断面図である。 11,21……半導体基板、12,16,22… …シリコン酸化膜、13,23……素子形成領域、 14,24……エッチバックが適正な褥部、15, 25……エッチバックが過度な薄部。

代理人 弁理士 内 原









第 2 図